Allegro FPGA System Planner
Document Actions
| Allegro FPGA System Planner Le regole FPGA guidano il co-design FPGA-PCB |
|
| Cadence® Allegro® FPGA System Planner offre una tecnologia completa e scalabile per il co-design FPGA-PCB che consente agli utenti di creare un' assegnazione dei pin ottimizzata. L' assegnamento dei pin nella FPGA è sintetizzata automaticamente su specifiche dell'utente, basata sulla connettività delle interfacce, sulle regole dell'assegnamento dei pin dei dispositivi FPGA e piazzamento delle FPGA su PCB. Grazie all'assegnazione automatica dei pin, si evitano gli errori causati dal processo manuale e si riduce significativamente il tempo neccessario a preparare FPGA da posizionare sul PCB. Grazie a questo approccio vengono eliminate tutte le superflue iterazioni che normalmente un processo manuale richiede, riducendo sensibilmente i tempi del ciclo di disegno. |
|
| Abilitando l'assegnamento dei pin dell'FPGA che tiene conto del piazzamento su PCB, Allegro FPGA System Planner offre un set unico di funzionalità per il co-design FPGA-PCB. Fornisce un'ambiente con una vista del piazzamento dei componenti e consente all'utente di specificare la connettività tra i vari componenti e i sotto-sistemi dell'FPGA con un'interfaccia di definizione ad alto livello. Allegro FPGA System Planner abilita gli utenti a esplorare l'architettura delle FPGA e creare un assegnamento ottimizzato e corretto dei pin che tenga conto anche dei problemi costruttivi, sia in fase prototipale sia in fase di produzione. |
|
|
|